Електронні компоненти IC Chips Інтегральні схеми XC7A75T-2FGG484I IC FPGA 285 I/O 484FBGA
Атрибути продукту
ТИП | ОПИС |
Категорія | Інтегральні схеми (ІС)ВбудованийFPGA (програмована вентильна матриця) |
Виробник | AMD Xilinx |
Серія | Артікс-7 |
Пакет | Піднос |
Стандартний пакет | 60 |
Статус продукту | Активний |
Кількість LAB/CLB | 5900 |
Кількість логічних елементів/комірок | 75520 |
Загальна кількість біт оперативної пам’яті | 3870720 |
Кількість входів/виходів | 285 |
Напруга – живлення | 0,95 В ~ 1,05 В |
Тип монтажу | Поверхневий монтаж |
Робоча температура | -40°C ~ 100°C (ТДж) |
Пакет / футляр | 484-BBGA |
Пакет пристроїв постачальника | 484-FBGA (23×23) |
Базовий номер продукту | XC7A75 |
Ідеальним вибором є адаптивні пристрої
Використання пристроїв Xilinx у пристроях безпеки наступного покоління не тільки вирішує проблеми пропускної здатності та затримки, але й інші переваги включають включення нових технологій, таких як моделі машинного навчання, Secure Access Service Edge (SASE) і постквантове шифрування.
Пристрої Xilinx забезпечують ідеальну платформу для апаратного прискорення для цих технологій, оскільки вимоги до продуктивності не можуть бути виконані лише програмними реалізаціями.Xilinx постійно розробляє та модернізує IP, інструменти, програмне забезпечення та еталонні проекти для існуючих і наступних поколінь рішень мережевої безпеки.
Крім того, пристрої Xilinx пропонують провідні в галузі архітектури пам’яті з програмним IP-пошуком класифікації потоку, що робить їх найкращим вибором для програм безпеки мережі та брандмауера.
Використання FPGA як процесорів трафіку для безпеки мережі
Трафік до та від пристроїв безпеки (брандмауерів) шифрується на кількох рівнях, а шифрування/дешифрування L2 (MACSec) обробляється на мережевих вузлах канального рівня (L2) (комутатори та маршрутизатори).Обробка за межами рівня L2 (MAC-рівня) зазвичай включає глибший аналіз, тунельне дешифрування L3 (IPSec) і зашифрований трафік SSL із трафіком TCP/UDP.Обробка пакетів передбачає аналіз і класифікацію вхідних пакетів і обробку великих обсягів трафіку (1-20 МБ) з високою пропускною здатністю (25-400 Гбіт/с).
Через велику кількість необхідних обчислювальних ресурсів (ядер) NPU можна використовувати для відносно високошвидкісної обробки пакетів, але низька затримка, високопродуктивна масштабована обробка трафіку неможлива, оскільки трафік обробляється за допомогою ядер MIPS/RISC і планування таких ядер. виходячи з їх наявності важко.Використання пристроїв безпеки на основі FPGA може ефективно усунути ці обмеження архітектур на базі CPU та NPU.
Обробка безпеки на рівні програми в FPGA
FPGA ідеально підходять для вбудованої обробки безпеки в брандмауерах нового покоління, оскільки вони успішно задовольняють потреби у вищій продуктивності, гнучкості та роботі з низькою затримкою.Крім того, FPGA також можуть реалізовувати функції безпеки на рівні додатків, що може додатково заощадити обчислювальні ресурси та підвищити продуктивність.
Загальні приклади обробки безпеки додатків у FPGA включають
- Механізм розвантаження TTCP
- Зіставлення регулярного виразу
- Обробка асиметричного шифрування (PKI).
- Обробка TLS