DS90UB953TRHBRQ1 ( Електронні компоненти IC Chips Integrated Circuits IC ) DS90UB953TRHBRQ1

АСеріалізатор/десеріалізатор(SerDes) – це пара функціональних блоків, які зазвичай використовуються у високошвидкісному зв’язку для компенсації обмеженого введення/виведення.Ці блоки перетворюють дані між послідовними даними та паралельними інтерфейсами в кожному напрямку.Термін «SerDes» загалом відноситься до інтерфейсів, які використовуються в різних технологіях і програмах.Основним використанням SerDes є забезпечення передачі даних по одній лінії або aдиференціальна паращоб мінімізувати кількість контактів вводу/виводу та з’єднань.

Основна функція SerDes складається з двох функціональних блоків: блоку паралельного вхідного послідовного виходу (PISO) (він же конвертер з паралельного в послідовний) і блоку послідовного вхідного паралельного виходу (SIPO) (він же конвертер з послідовного в паралельний).Існує 4 різні архітектури SerDes: (1) SerDes паралельного тактового сигналу, (2) SerDes вбудованого тактового сигналу, (3) SerDes 8b/10b, (4) SerDes із чергуванням бітів.

Блок PISO (паралельний вхід, послідовний вихід) зазвичай має паралельний вхід синхронізації, набір ліній введення даних і засувки вхідних даних.Він може використовувати внутрішній або зовнішнійфазовий автопідстроювання частоти (PLL)щоб помножити вхідний паралельний тактовий сигнал на послідовну частоту.Найпростішою формою PISO є одинарнийрегістр зсувуякий отримує паралельні дані один раз за паралельний такт і зсуває їх із вищою частотою послідовного такту.Реалізації також можуть використовувати aподвійна буферизаціязареєструватися, щоб уникнутиметастабільністьпід час передачі даних між доменами синхронізації.

Блок SIPO (послідовний вхід, паралельний вихід) зазвичай має вихід тактового сигналу прийому, набір вихідних ліній даних і засувки вихідних даних.Отриманий годинник, можливо, було відновлено з даних послідовним портомвідновлення годинникатехніка.Однак SerDes, які не передають тактовий сигнал, використовують еталонний тактовий сигнал для фіксації PLL на правильній частоті передачі, уникаючи низькихгармонічні частотиприсутній впотік даних.Потім блок SIPO ділить вхідний тактовий сигнал до паралельної швидкості.Реалізації зазвичай мають два регістри, з’єднані як подвійний буфер.Один регістр використовується для синхронізації послідовного потоку, а інший використовується для зберігання даних для повільнішої, паралельної сторони.

Деякі типи SerDe включають блоки кодування/декодування.Метою цього кодування/декодування зазвичай є встановлення принаймні статистичних обмежень на швидкість переходів сигналу, щоб полегшитивідновлення годинникав приймач, надаватиобрамлення, і забезпечитиБаланс постійного струму.