Логічні тригери-SN74LVC74APWR

В'єтнамкаіЗасувкаце звичайні цифрові електронні пристрої з двома стабільними станами, які можна використовувати для зберігання інформації, і один тригер або засув може зберігати 1 біт інформації.

Тригер (скорочено FF), також відомий як бістабільний тригер, також відомий як бістабільний тригер, — це цифрова логічна схема, яка може працювати в двох станах.Тригери залишаються у своєму стані, доки не отримають вхідний імпульс, також відомий як тригер.Коли надходить вхідний імпульс, вихід тригера змінює стан відповідно до правил, а потім залишається в цьому стані до отримання іншого тригера.

Засувка, чутлива до рівня імпульсу, змінює стан під рівнем тактового імпульсу, засувка є блоком запам'ятовування, що запускається за рівнем, і дія збереження даних залежить від значення рівня вхідного сигналу, тільки коли засувка знаходиться в увімкнути, вихідні дані змінюватимуться разом із введенням даних.Засувка відрізняється від тригера, вона не фіксує дані, сигнал на виході змінюється разом із вхідним сигналом, як і сигнал, що проходить через буфер;як тільки сигнал фіксатора діє як фіксатор, дані блокуються, і вхідний сигнал не працює.Засувку також називають прозорою засувкою, що означає, що вихід прозорий для входу, коли він не зафіксований.

Різниця між засувкою та тригером
Засувка та тригер — це двійкові запам’ятовуючі пристрої з функцією пам’яті, які є одними з основних пристроїв для створення різноманітних логічних схем синхронізації.Різниця полягає в тому, що засувка пов’язана з усіма його вхідними сигналами, коли вхідний сигнал змінюється, засувка змінюється, терміналу синхронізації немає;тригер керується годинником, лише коли годинник запускається для вибірки поточного входу, генерує вихід.Звичайно, оскільки і засувка, і тригер є логікою синхронізації, вихідний сигнал пов’язаний не лише з поточним входом, але також пов’язаний із попереднім виходом.

1. засувка спрацьовує рівнем, а не синхронним керуванням.DFF запускається фронтом синхронізації та синхронним керуванням.

2、фіксатор чутливий до рівня вхідного сигналу і на нього впливає затримка проводки, тому важко гарантувати, що на виході не буде задирок;DFF має меншу ймовірність утворення задирок.

3. Якщо ви використовуєте схеми воріт для створення засувки та DFF, засувка споживає менше ресурсів воріт, ніж DFF, яка є кращим місцем для засувки, ніж DFF.Таким чином, інтеграція використання засувки в ASIC є вищою, ніж DFF, але навпаки в FPGA, оскільки в FPGA немає стандартного блоку засувки, але є блок DFF, і для реалізації LATCH потрібно більше одного LE.Засувка спрацьовує рівнем, що еквівалентно мати кінець дозволу, а після активації (під час рівня дозволу) еквівалентно дроту, який змінюється відповідно до вихідного сигналу.У неввімкненому стані необхідно підтримувати вихідний сигнал, який можна побачити та різницю тригера, насправді багато разів засувка не є заміною для ff.

4, засув стане надзвичайно складним статичним аналізом часу.

5, на даний момент засувка використовується лише в високоякісних схемах, таких як процесор Intel P4.FPGA має блок фіксатора, блок реєстру можна налаштувати як блок фіксатора, у посібнику xilinx v2p буде налаштовано як блок реєстру/фіксатора, додатком є ​​структурна схема половини фрагмента xilinx.Інші моделі та виробники FPGA перевіряти не йшли.--Особисто я вважаю, що xilinx здатна безпосередньо відповідати altera, може бути більше проблем, щоб зробити кілька LE, однак, не пристрій xilinx, кожен фрагмент може бути налаштований таким чином, єдиний інтерфейс DDR altera має спеціальну засувку, як правило, лише у конструкції засувки буде використано високошвидкісну схему.LE altera не має структури засувки, і перевірте sp3 та sp2e, а також інші, щоб не перевіряти, у посібнику сказано, що ця конфігурація підтримується.Вираз wangdian про altera правильний, ff altera не може бути налаштований на фіксацію, він використовує таблицю пошуку для реалізації фіксації.

Загальне правило проектування таке: уникайте засувок у більшості дизайнів.це дозволить вам спроектувати терміни завершено, і це дуже приховано, не ветеран не може знайти.найбільша небезпека полягає в тому, щоб не фільтрувати задирки.Це надзвичайно небезпечно для наступного рівня схеми.Таким чином, поки ви можете використовувати місце тригера D, не використовуйте засувку.