Merrillchip Нове та оригінальне в наявності Електронні компоненти, інтегральна схема IC DS90UB928QSQX/NOPB

1.

FPDLINK — це високошвидкісна диференціальна шина передачі, розроблена TI, яка в основному використовується для передачі даних зображення, наприклад даних камери та дисплея.Стандарт постійно розвивається, починаючи від початкової пари ліній, що передають зображення 720P@60fps, до поточної можливості передавати 1080P@60fps, а наступні мікросхеми підтримують навіть вищу роздільну здатність зображення.Відстань передачі також дуже велика, досягаючи близько 20 м, що робить його ідеальним для автомобільних додатків.

FPDLINK має високошвидкісний прямий канал для передачі високошвидкісних даних зображення та невеликої частини даних керування.Існує також відносно низькошвидкісний зворотний канал для передачі зворотної керуючої інформації.Прямі та зворотні зв’язки утворюють двонаправлений канал керування, що призводить до розумного дизайну I2C у FPDLINK, який буде обговорюватися в цій статті.

FPDLINK використовується з серіалізатором і десеріалізатором у парі, ЦП можна підключити або до серіалізатора, або до десеріалізатора, залежно від програми.Наприклад, у програмі камери датчик камери підключається до серіалізатора та надсилає дані до десеріалізатора, тоді як ЦП отримує дані, надіслані від десеріалізатора.У програмі відображення ЦП надсилає дані до серіалізатора, а десеріалізатор отримує дані від серіалізатора та надсилає їх на РК-екран для відображення.

2.

Потім i2c ЦП можна підключити до i2c серіалізатора або десеріалізатора.Мікросхема FPDLINK отримує інформацію I2C, надіслану центральним процесором, і передає інформацію I2C на інший кінець через FPDLINK.Як відомо, в протоколі i2c SDA синхронізується через SCL.У загальних програмах дані фіксуються на передньому фронті SCL, що вимагає, щоб головний або підлеглий пристрій був готовий до даних на спадному фронті SCL.Однак у FPDLINK, оскільки передача FPDLINK розрахована на час, немає жодних проблем, коли головний пристрій надсилає дані, щонайбільше підлеглий пристрій отримує дані на кілька годин пізніше, ніж головний, але виникає проблема, коли підлеглий пристрій відповідає головному , наприклад, коли підлеглий пристрій відповідає ведучому за допомогою ACK, коли ACK передається ведучому, це вже пізніше, ніж час, надісланий підлеглим, тобто він уже пройшов через затримку FPDLINK і, можливо, пропустив наростання краю SCL.

На щастя, протокол i2c враховує цю ситуацію.Специфікація i2c визначає властивість під назвою i2c stretch, яка означає, що підлеглий пристрій i2c може опустити SCL перед тим, як надіслати ACK, якщо він не готовий, тому головний пристрій зазнає невдачі під час спроби підтягнути SCL, а головний пристрій продовжуватиме намагатися підтягніть SCL і дочекайтеся. Таким чином, аналізуючи форму сигналу i2c на стороні веденого пристрою FPDLINK, ми виявимо, що кожного разу, коли надсилається частина адреси веденого пристрою, є лише 8 біт, а відповідь на ACK буде надана пізніше.

Мікросхема FPDLINK від TI повністю використовує цю функцію, замість того, щоб просто пересилати отриману форму сигналу i2c (тобто зберігаючи ту саму швидкість передачі даних, що й у відправника), вона повторно передає отримані дані зі швидкістю передачі даних, встановленою на мікросхемі FPDLINK.Тому це важливо враховувати під час аналізу сигналу i2c на стороні веденого пристрою FPDLINK.Швидкість передачі процесора i2c може становити 400 КБ, але швидкість передачі даних i2c на стороні веденого FPDLINK становить 100 КБ або 1 МБ, залежно від налаштувань високого та низького SCL у мікросхемі FPDLINK.