XC7Z100-2FFG900I – інтегральні схеми, вбудовані системи на кристалі (SoC)
Атрибути продукту
ТИП | ОПИС |
Категорія | Інтегральні схеми (ІС) |
Виробник | AMD |
Серія | Zynq®-7000 |
Пакет | Піднос |
Статус продукту | Активний |
Архітектура | MCU, FPGA |
Ядро процесора | Dual ARM® Cortex®-A9 MPCore™ з CoreSight™ |
Розмір спалаху | - |
Розмір оперативної пам'яті | 256 Кб |
Периферійні пристрої | DMA |
Підключення | CANbus, EBI/EMI, Ethernet, I²C, MMC/SD/SDIO, SPI, UART/USART, USB OTG |
швидкість | 800 МГц |
Первинні атрибути | Kintex™-7 FPGA, 444K логічних елементів |
Робоча температура | -40°C ~ 100°C (ТДж) |
Пакет / футляр | 900-BBGA, FCBGA |
Пакет пристроїв постачальника | 900-FCBGA (31x31) |
Кількість входів/виходів | 212 |
Базовий номер продукту | XC7Z100 |
Документи та ЗМІ
ТИП РЕСУРСУ | ПОСИЛАННЯ |
Таблиці даних | XC7Z030,35,45,100 Лист даних |
Навчальні модулі продукту | Живлення ПЛІС серії 7 Xilinx за допомогою рішень TI Power Management Solutions |
Екологічна інформація | Сертифікат RoHS Xiliinx |
Рекомендований продукт | Повністю програмований Zynq®-7000 SoC |
Дизайн/специфікація PCN | Зміна матеріалу Mult Dev 16 грудня 2019 р |
Упаковка PCN | Кілька пристроїв 26 червня 2017 р |
Екологічні та експортні класифікації
АТРИБУТ | ОПИС |
Статус RoHS | Відповідає ROHS3 |
Рівень чутливості до вологи (MSL) | 4 (72 години) |
Статус REACH | REACH Не впливає |
ECCN | 3A991D |
ХЦУС | 8542.39.0001 |
SoC
Базова архітектура SoC
Типова архітектура системи на кристалі складається з таких компонентів:
- Принаймні один мікроконтролер (MCU), мікропроцесор (MPU) або процесор цифрових сигналів (DSP), але може бути кілька ядер процесора.
- Пам'ять може бути однією або кількома з RAM, ROM, EEPROM та флеш-пам'яті.
- Генератор і схема фазової автопідстройки частоти для забезпечення імпульсних сигналів часу.
- Периферійні пристрої, що складаються з лічильників і таймерів, схем живлення.
- Інтерфейси для різних стандартів підключення, таких як USB, FireWire, Ethernet, універсальний асинхронний трансивер і послідовні периферійні інтерфейси тощо.
- АЦП/ЦАП для перетворення між цифровими та аналоговими сигналами.
- Схеми регулювання напруги та регулятори напруги.
Обмеження SoC
В даний час дизайн комунікаційних архітектур SoC є відносно зрілим.Більшість компаній-виробників чіпів використовують архітектури SoC для виробництва чіпів.Однак, оскільки комерційні додатки продовжують прагнути до співіснування інструкцій і передбачуваності, кількість ядер, інтегрованих у чіп, буде продовжувати збільшуватися, а архітектурам SoC на основі шини стане все важче відповідати зростаючим вимогам обчислень.Основними проявами цього є
1. погана масштабованість.Проектування системи SoC починається з аналізу системних вимог, який ідентифікує модулі апаратної системи.Щоб система працювала коректно, положення кожного фізичного модуля в SoC на чіпі є відносно фіксованим.Після завершення фізичного дизайну необхідно внести зміни, які фактично можуть бути процесом редизайну.З іншого боку, SoC на основі шинної архітектури обмежена кількістю процесорних ядер, які можуть бути розширені на них через властивий арбітражний механізм зв’язку архітектури шини, тобто лише одна пара процесорних ядер може спілкуватися одночасно.
2. Завдяки архітектурі шини, заснованій на ексклюзивному механізмі, кожен функціональний модуль у SoC може спілкуватися з іншими модулями в системі лише після того, як він отримає контроль над шиною.Загалом, коли модуль отримує арбітражні права шини для зв’язку, інші модулі в системі повинні чекати, поки шина звільниться.
3. Проблема синхронізації одного годинника.Структура шини потребує глобальної синхронізації, однак, оскільки розмір елемента процесу стає все меншим і меншим, робоча частота швидко зростає, досягаючи 10 ГГц пізніше, вплив, спричинений затримкою підключення, буде настільки серйозним, що неможливо спроектувати глобальне дерево синхронізації , і через величезну тактову мережу його енергоспоживання займатиме більшу частину загального енергоспоживання чіпа.