(Новий та оригінальний) В наявності 3S200A-4FTG256C Мікросхема XC3S200A-4FTG256C

Атрибути продукту

 Програмована вентильна матриця

 Авентильна матриця, програмована полем(FPGA) єінтегральна схемапризначений для конфігурації замовником або дизайнером після виготовлення – звідси цей термінпольово-програмований.Конфігурація FPGA зазвичай визначається за допомогою aмова опису обладнання(HDL), подібний до того, що використовується для anспеціальна інтегральна схема(ASIC).Електросхемираніше використовувалися для визначення конфігурації, але це стає дедалі рідше через появуавтоматизація електронного проектуванняінструменти.

ПЛІС містять масивпрограмований логічні блоки, а також ієрархію реконфігурованих з’єднань, що дозволяє з’єднувати блоки разом.Логічні блоки можуть бути налаштовані для виконання комплексукомбінаційні функції, або діяти як простологічні вороталюблюІіXOR.У більшості FPGA логічні блоки також включаютьелементи пам'яті, що може бути простимв'єтнамкиабо більш повні блоки пам'яті.^[1]Багато FPGA можна перепрограмувати для реалізації іншихлогічні функції, що дозволяє гнучкореконфігуровані обчисленняяк виконується впрограмне забезпечення.

ПЛІС відіграють визначну роль увбудована системарозробки через їхню здатність розпочинати розробку системного програмного забезпечення одночасно з апаратним забезпеченням, увімкнути моделювання продуктивності системи на дуже ранній стадії розробки та дозволити різні випробування системи та ітерації проектування перед завершенням розробки архітектури системи.^[2]

Історія[редагувати]

Індустрія FPGA виросла зпрограмована постійна пам'ять(ВИПУСКНИЙ ПРОМ) іпрограмовані логічні пристрої(PLD).І PROM, і PLD мали опцію програмування партіями на заводі або в польових умовах (програмування на місці).^[3]

Альтерабула заснована в 1983 році та поставила перший у галузі перепрограмований логічний пристрій у 1984 році – EP300 – який мав кварцове вікно в комплекті, яке дозволяло користувачам світити ультрафіолетовою лампою на матриці, щоб стертиEPROMкомірки, які містили конфігурацію пристрою.^[4]

Xilinxстворив перший комерційно життєздатний програмований пристрійворітний масивв 1985 році^[3]– XC2064.^[5]XC2064 мав програмовані вентилі та програмовані з’єднання між вентилями, початок нової технології та ринку.^[6]XC2064 мав 64 конфігурованих логічних блоки (CLB), з двома з трьома входами.таблиці пошуку(LUT).^[7]

У 1987 роціМорський надводний центр бойових дійпрофінансував експеримент, запропонований Стівом Кассельманом для розробки комп’ютера, який мав би реалізувати 600 000 перепрограмованих вентилів.Casselman досяг успіху, і в 1992 році був виданий патент на систему.^[3]

Altera та Xilinx продовжували безперечно й швидко розвивалися з 1985 року до середини 1990-х років, коли з’явилися конкуренти, які скоротили значну частину їхньої частки ринку.У 1993 році Actel (ниніМікросемі) обслуговував близько 18 відсотків ринку.^[6]

1990-ті роки були періодом швидкого зростання ПЛІС, як у складності схем, так і в обсязі виробництва.На початку 1990-х FPGA в основному використовувалися втелекомунікаціїімережі.До кінця десятиліття ПЛІС знайшли свій шлях до споживчого, автомобільного та промислового застосування.^[8]

До 2013 року Altera (31 відсоток), Actel (10 відсотків) і Xilinx (36 відсотків) разом становили приблизно 77 відсотків ринку FPGA.^[9]

Такі компанії, як Microsoft, почали використовувати ПЛІС для прискорення високопродуктивних, інтенсивних обчислювальних систем (наприклад,центри обробки данихщо експлуатують їхПошукова система Bing), внаслідокпродуктивність на ватпереваги FPGA забезпечують.^[10]Microsoft почала використовувати FPGA дляприскоритиBing у 2014 році, а в 2018 році почав розгортати FPGA в інших робочих навантаженнях центрів обробки даних для своїхЛазурний хмарні обчисленняплатформа.^[11]

Наступні часові рамки вказують на прогрес у різних аспектах розробки FPGA:

Ворота

• 1987: 9000 воріт, Xilinx^[6]
• 1992: 600 000, Департамент надводної боротьби ВМС^[3]
• Початок 2000-х: мільйони^[8]
• 2013: 50 мільйонів, Xilinx^[12]

Розмір ринку

• 1985: Перша комерційна FPGA: Xilinx XC2064^[5][6]
• 1987: 14 мільйонів доларів^[6]
• в.1993: >385 мільйонів доларів^{[6][невдала перевірка]}
• 2005 рік: 1,9 мільярда доларів^[13]
• Оцінки на 2010 рік: 2,75 мільярда доларів^[13]
• 2013 рік: 5,4 мільярда доларів^[14]
• Оцінка на 2020 рік: 9,8 мільярда доларів^[14]

Починається проектування

Апочаток проектуванняце новий нестандартний дизайн для реалізації на FPGA.

• 2005 рік: 80 000^[15]
• 2008: 90 000^[16]

дизайн[редагувати]

Сучасні ПЛІС мають великі ресурсилогічні воротаі блоки оперативної пам'яті для реалізації складних цифрових обчислень.Оскільки конструкції FPGA використовують дуже високі швидкості введення-виведення та двонаправлені даніавтобуси, стає проблемою перевірити правильний час дійсних даних протягом часу налаштування та часу утримання.

Поверхове плануваннядає змогу розподіляти ресурси в рамках FPGA для задоволення цих часових обмежень.FPGA можна використовувати для реалізації будь-якої логічної функціїASICможе виконувати.Можливість оновлення функціоналу після доставки,часткова переконфігураціячастини дизайну^[17]і низькі одноразові витрати на розробку відносно конструкції ASIC (не дивлячись на загалом вищу вартість одиниці), пропонують переваги для багатьох застосувань.^[1]

Деякі FPGA мають аналогові функції на додаток до цифрових функцій.Найпоширенішою аналоговою функцією є програмованашвидкість наростанняна кожному вихідному контакті, дозволяючи інженеру встановлювати низькі показники для малонавантажених контактів, які б інакшекаблучкаабопаранеприйнятно, а також встановлювати вищі швидкості на сильно завантажених контактах на високошвидкісних каналах, які інакше працювали б надто повільно.^[18][19]Також поширені кварц-кристалічні осцилятори, осцилятори опору та ємності на кристалі тафазовий автопідстроювання частотиз вбудованимосцилятори, керовані напругоювикористовується для генерації тактового сигналу та керування ним, а також для високошвидкісного серіалізатора-десеріалізатора (SERDES) тактових сигналів передачі та відновлення тактового сигналу приймача.Досить поширеними є диференціальнікомпараторина вхідних контактах, призначених для підключеннядиференціальна сигналізаціяканали.Декілька "змішаний сигналПЛІС» мають вбудовану периферіюаналого-цифрові перетворювачі(АЦП) іцифро-аналогові перетворювачі(ЦАП) з блоками формування аналогового сигналу, що дозволяє їм працювати як aсистема-на-чіпі(SoC).^[20]Такі пристрої стирають межу між FPGA, яка містить цифрові одиниці та нулі на своїй внутрішній програмованій системі з’єднань, іпрограмований аналоговий масив(FPAA), який передає аналогові значення на своїй внутрішній програмованій структурі з’єднання.

Логічні блоки[редагувати]

Основна стаття:Логічний блок

Спрощений приклад ілюстрації логічної комірки (LUT –Пошукова таблиця, FA –Повний суматор, DFF –Тригер D-типу)

Найпоширеніша архітектура FPGA складається з масивулогічні блоки(називаються конфігурованими логічними блоками, CLB, або блоками логічного масиву, LAB, залежно від постачальника),колодки введення/виведення, і канали маршрутизації.^[1]Як правило, усі прокладні канали мають однакову ширину (кількість проводів).Кілька контактних майданчиків вводу-виводу можуть поміститися у висоту одного рядка або ширину одного стовпця в масиві.

«Прикладна схема повинна бути відображена в FPGA з достатніми ресурсами.Хоча необхідну кількість CLB/LAB і вводів/виводів легко визначити за проектом, кількість необхідних доріжок маршрутизації може суттєво відрізнятися навіть серед проектів з однаковою кількістю логіки.(Наприклад, апоперечний перемикачвимагає набагато більше маршрутизації, ніж aсистолічний масивз однаковою кількістю воріт.Оскільки невикористані доріжки маршрутизації збільшують вартість (і знижують продуктивність) частини, не даючи жодних переваг, виробники FPGA намагаються забезпечити рівно стільки доріжок, щоб більшість конструкцій відповідали з точки зорутаблиці пошуку(LUT) і I/O можуть бутимаршрутизований.Це визначається такими оцінками, як ті, що отримані зПравило орендиабо шляхом експериментів з існуючими дизайнами».^[21]Станом на 2018 рікмережа на чіпірозробляються архітектури для маршрутизації та взаємозв’язку.^{[потрібна цитата]}

Загалом, логічний блок складається з кількох логічних комірок (називаються ALM, LE, зріз тощо).Типова комірка складається з 4-вхідного LUT, aповний суматор(FA) і aТригер D-типу.Вони можуть бути розділені на два LUT з 3 входами.внормальний режимвони об'єднані в LUT з 4 входами через першиймультиплексор(mux).варифметикарежимі, їхні виходи подаються на суматор.Вибір режиму програмується в другому мультиплексоре.Вихід може бути будь-якимсинхроннийабоасинхроннийзалежно від програмування третього мультиплексора.На практиці суматор є повністю або частинамизберігаються як функціїв LUT, щоб зберегтипростір.^[22][23][24]

Жорсткі блоки[редагувати]

Сучасні сімейства FPGA розширюють вищезазначені можливості, щоб включити функціональність вищого рівня, закріплену на кремнії.Наявність цих загальних функцій, вбудованих у схему, зменшує необхідну площу та надає цим функціям підвищену швидкість порівняно з побудовою їх із логічних примітивів.Приклади таких включаютьмножники, родовийБлоки DSP,вбудовані процесори, високошвидкісна логіка введення/виведення та вбудованаспогади.

FPGA вищого рівня можуть мати високу швидкістьмультигігабітні трансивериіжорсткі IP-ядраяк отядер процесора,Ethernet блоки контролю доступу до середовища,PCI/PCI Expressконтролери та контролери зовнішньої пам’яті.Ці ядра існують поряд із програмованою структурою, але вони побудовані з неїтранзисторизамість LUT, тому вони мають рівень ASICпродуктивністьіспоживання енергіїне споживаючи значну кількість ресурсів структури, залишаючи більше тканини вільною для логіки конкретної програми.Мультигігабітні трансивери також містять високопродуктивні схеми аналогового введення та виведення, а також високошвидкісні серіалізатори та десеріалізатори, компоненти, які не можуть бути побудовані з LUT.Функціональність фізичного рівня вищого рівня (PHY), наприкладрядкове кодуванняможуть бути реалізовані або не реалізовані разом із серіалізаторами та десеріалізаторами в жорсткій логіці, залежно від FPGA.