Атрибути продукту

Intel розкриває деталі тривимірного чіпа: здатний об’єднати 100 мільярдів транзисторів, планується запустити в 2023 році

Тривимірний стековий чіп — це новий напрямок Intel, спрямований на те, щоб кинути виклик закону Мура, об’єднавши логічні компоненти в чіп, щоб значно збільшити щільність ЦП, ГП і процесорів ШІ.Оскільки процеси мікросхем майже зупиняються, це може бути єдиним способом продовжувати покращувати продуктивність.

Нещодавно Intel представила нові деталі дизайну свого чіпа 3D Foveros для майбутніх чіпів Meteor Lake, Arrow Lake і Lunar Lake на конференції індустрії напівпровідників Hot Chips 34.

Нещодавні чутки свідчать про те, що Meteor Lake від Intel буде відкладено через необхідність перемикання графічного процесора/чіпсета Intel з вузла TSMC 3nm на вузол 5nm.Хоча Intel досі не поділився інформацією про конкретний вузол, який вона використовуватиме для графічного процесора, представник компанії сказав, що запланований вузол для компонента графічного процесора не змінився і що процесор планується своєчасно випустити в 2023 році.

Примітно, що цього разу Intel вироблятиме лише один із чотирьох компонентів (процесорну частину), які використовуються для створення її чіпів Meteor Lake – TSMC вироблятиме інші три.Галузеві джерела вказують на те, що GPU плитка TSMC N5 (5-нм процес).

Intel поділилася останніми зображеннями процесора Meteor Lake, який використовуватиме 4-процесорний вузол Intel (процес 7 нм) і вперше вийде на ринок як мобільний процесор із шістьма великими і двома малими ядрами.Мікросхеми Meteor Lake і Arrow Lake задовольняють потреби ринків мобільних і настільних ПК, тоді як Lunar Lake використовуватимуться в тонких і легких ноутбуках, охоплюючи ринок 15 Вт і нижче.

Удосконалення упаковок і з’єднань швидко змінюють вигляд сучасних процесорів.Обидва тепер такі ж важливі, як і базова технологія вузла процесу, і, мабуть, у певному сенсі важливіші.

Багато розкритих даних Intel у понеділок були зосереджені на технології упаковки 3D Foveros, яка буде використовуватися як основа для процесорів Meteor Lake, Arrow Lake і Lunar Lake для споживчого ринку.Ця технологія дозволяє Intel вертикально складати невеликі чіпи на єдину базову чіп із з’єднаннями Foveros.Intel також використовує Foveros для графічних процесорів Ponte Vecchio і Rialto Bridge і Agilex FPGA, тому її можна вважати базовою технологією для кількох продуктів компанії наступного покоління.

Раніше Intel вже виводила на ринок 3D Foveros на своїх невеликих процесорах Lakefield, але Meteor Lake із 4 елементами та майже 50 елементами Ponte Vecchio є першими чіпами компанії, які масово вироблятимуть із цією технологією.Після Arrow Lake Intel перейде на нове інтерконнект UCI, що дозволить їй увійти в екосистему чіпсетів за допомогою стандартизованого інтерфейсу.

Intel оголосила, що розмістить чотири набори мікросхем Meteor Lake (так звані «плитки/плитки» на мові Intel) поверх пасивного проміжного шару/базової плитки Foveros.Основна плитка в Meteor Lake відрізняється від плитки в Lakefield, яку в певному сенсі можна вважати SoC.Технологія упаковки 3D Foveros також підтримує активний проміжний рівень.Intel каже, що використовує недорогий і малопотужний оптимізований процес 22FFL (такий самий, як і Lakefield) для виготовлення проміжного шару Foveros.Intel також пропонує оновлений варіант «Intel 16» цього вузла для своїх ливарних послуг, але неясно, яку версію базової плитки Meteor Lake використовуватиме Intel.

Intel встановлюватиме обчислювальні модулі, блоки введення/виведення, блоки SoC і графічні блоки (GPU) за допомогою процесів Intel 4 на цьому проміжному рівні.Усі ці пристрої розроблені компанією Intel і використовують архітектуру Intel, але TSMC виготовить у них блоки вводу/виводу, SoC і GPU.Це означає, що Intel вироблятиме лише блоки CPU та Foveros.

Галузеві джерела повідомляють, що матриця вводу-виводу та SoC виготовлені за процесом N6 від TSMC, а tGPU використовує TSMC N5.(Варто зазначити, що Intel називає плитку вводу-виводу «розширювачем вводу-виводу» або IOE)

Майбутні вузли на дорожній карті Foveros включають кроки 25 і 18 мікрон.Intel каже, що навіть теоретично можливо досягти 1-мікронної відстані між виступами в майбутньому за допомогою гібридних з’єднань (HBI).