order_bg

продуктів

Мікросхеми інтегральної схеми купити в одному місці EPM240T100C5N IC CPLD 192MC 4.7NS 100TQFP

Короткий опис:


Деталі продукту

Теги товарів

Атрибути продукту

ТИП ОПИС
Категорія Інтегральні схеми (ІС)  Вбудований  CPLD (комплексні програмовані логічні пристрої)
Виробник Intel
Серія MAX® II
Пакет Піднос
Стандартний пакет 90
Статус продукту Активний
Програмований тип У програмованому системі
Час затримки tpd(1) Макс 4,7 нс
Напруга живлення – внутрішня 2,5 В, 3,3 В
Кількість логічних елементів/блоків 240
Кількість макроелементів 192
Кількість входів/виходів 80
Робоча температура 0°C ~ 85°C (ТДж)
Тип монтажу Поверхневий монтаж
Пакет / футляр 100-TQFP
Пакет пристроїв постачальника 100-TQFP (14×14)
Базовий номер продукту EPM240

Вартість була однією з головних проблем, з якою стикаються 3D-чіпи, і Foveros стане першим випадком, коли Intel виробляє їх у великих обсягах завдяки передовій технології упаковки.Intel, однак, каже, що мікросхеми, виготовлені в пакетах 3D Foveros, надзвичайно конкурентоспроможні за ціною стандартних дизайнів мікросхем, а в деяких випадках можуть бути навіть дешевшими.

Intel розробила чіп Foveros, щоб він був якомога дешевшим і відповідав заявленим цілям компанії щодо продуктивності – це найдешевший чіп у пакеті Meteor Lake.Intel ще не надала інформацію про швидкість з’єднання/бази Foveros, але заявила, що компоненти можуть працювати на частоті кількох ГГц у пасивній конфігурації (заява, яка означає існування активної версії проміжного рівня, який Intel уже розробляє). ).Таким чином, Foveros не вимагає від дизайнера компромісу щодо обмежень пропускної здатності або затримки.

Intel також очікує, що дизайн добре масштабується як з точки зору продуктивності, так і вартості, тобто він може запропонувати спеціалізовані проекти для інших сегментів ринку або варіанти високопродуктивної версії.

Вартість передових вузлів на транзистор зростає експоненціально, оскільки процеси на кремнієвих мікросхемах наближаються до своїх меж.А розробка нових IP-модулів (таких як інтерфейси вводу/виводу) для менших вузлів не забезпечує значного повернення інвестицій.Таким чином, повторне використання некритичних плиток/чіплетів на «достатньо хороших» існуючих вузлах може заощадити час, кошти та ресурси розробки, не кажучи вже про спрощення процесу тестування.

Для окремих чіпів Intel повинна послідовно тестувати різні елементи чіпа, такі як пам’ять або інтерфейси PCIe, що може зайняти багато часу.Навпаки, виробники чіпів також можуть тестувати маленькі чіпи одночасно, щоб заощадити час.кришки також мають перевагу при розробці чіпів для певних діапазонів TDP, оскільки дизайнери можуть налаштовувати різні маленькі чіпи відповідно до своїх потреб.

Більшість із цих моментів звучить знайомо, і всі вони є тими самими факторами, які спонукали AMD до розвитку чіпсетів у 2017 році. AMD не була першою, хто використовував дизайни на основі чіпсетів, але вона була першим великим виробником, який використав цю філософію дизайну, щоб масово виробляти сучасні мікросхеми, до чого Intel, здається, прийшла трохи пізно.Проте запропонована Intel технологія 3D-упакування є набагато складнішою, ніж органічний проміжний шаровий дизайн AMD, який має як переваги, так і недоліки.

 图片1

Різниця в кінцевому підсумку буде відображена в готових чіпах. Intel заявляє, що новий 3D-чіп Meteor Lake буде доступний у 2023 році, а Arrow Lake і Lunar Lake — у 2024 році.

Intel також заявила, що очікується, що чіп суперкомп’ютера Ponte Vecchio, який матиме понад 100 мільярдів транзисторів, стане серцем Aurora, найшвидшого суперкомп’ютера у світі.


  • Попередній:
  • далі:

  • Напишіть своє повідомлення тут і надішліть його нам